Abstract:
ÖZET
Bu çalışmada, modern elektronik ve haberleşme sistemlerinde kulanılan aktif devre elemanı olan transistörlerin boyutlarının Moore yasasına göre minimum düzeye çekilerek devre tasarımı amaçlanmıştır. Ayrıca düzlemsel teknolojinin sınırlamalarının dezavantajlarını gidermek için Fin şekilli alan etkili transistör (FinFET) ve kompaktlık elde eden çok kapılı devre elemanları gibi geleneksel olmayan mimari geliştirilmiştir. FinFET nanometre teknoloji düğümünde kısa kanal etkilerine karşı daha dayanıklıdır. Çok kapılı cihazların düzlemsel olmayan doğasına ek olarak devre tasarımcıları tarafından uygulanabilir bir teknoloji olarak kabul edilmeden önce ele alınması gereken kompakt modelin mevcudiyeti gibi çeşitli teknoloji entegrasyon zorlukları vardır. Analog devrelerin Lerit Figürü (FoM) cihaz teknolojisinin analog performansından önemli ölçüde etkilenir. Bu tez, ortaya çıkan
FinFET cihazlarını kullanarak devre performansını ciddi şekilde artıran ortak tasarım boşluğunu kapatmaya çalışmaktadır. Nanometre FinFET cihaz teknolojisi göz önüne
alındığında FinFET cihazının geometrik yapısını tasarlayarak analog performans parametrelerini geliştirmeye çalışılır. Cihaz yapısı, düşük güç ve düşük voltaj için hem güçlü inversiyon hem de zayıf inversiyon rejiminde çalıştırılan kapı elektrodu olarak yüksek K hafniyum oksit ile izolatör (SOI) 7 nm FinFET'in üç boyutlu (3-D) bir mimarisidir. Önerilen cihazın geliştirilmiş analog performans parametrelerinin devre performansı üzerindeki etkisini göstermek için düşük güç dağılımının çok istenen analog devrelere entegre edilmiştir. 7 nm Finfet teknolojisi kullanılarak tasarlanan devrelerde düşük güç tüketimi ve yüksek performans elde edilmiştir.
ABSTRACT
This study aims to optimize circuit design by minimizing the dimensions of transistors, an active circuit element utilized in modern electronic and communication systems, according to Moore's Law. Furthermore, non-conventional architectures such as Fin-shaped Field Effect Transistors (FinFET) and multi-gated devices have been developed to mitigate the disadvantages posed by the limitations of planar technology. FinFETs are more resilient against short-channel effects in nanometer technology nodes. However, there are various challenges in technology integration that need to be addressed before these multi-gated devices can be accepted as a viable technology by circuit designers, including the availability of compact models that account for their non-planar nature. The analog performance of device technology has a substantial impact on the Lerit Figure (FoM) of analog circuits. This thesis attempts to bridge the common design gap that considerably
enhances circuit performance through the utilization of emerging FinFET devices. Considering the nanometer FinFET device technology, this work focuses on enhancing analog performance parameters by designing the geometric structure of the FinFET device. The device structure is a three-dimensional (3-D) architecture of the 7 nm Silicon on Insulator (SOI) FinFET, where the gate electrode operates under both strong inversion and weak inversion regimes with a high-k hafnium oxide insulator. To demonstrate the impact of the improved analog performance parameters of the proposed device on circuit performance, low-power distribution is integrated into highly desirable analog circuits. The circuits designed using 7 nm FinFET technology achieved low power consumption alongside high performance.