FPGA İLE RISC-V TABANLI 32-BİT KRİPTO İŞLEMCİ TASARIMI
| dc.contributor.author | Kırali, Kamer | |
| dc.date.accessioned | 2024-08-09T12:47:23Z | |
| dc.date.available | 2024-08-09T12:47:23Z | |
| dc.date.issued | 2024-07 | |
| dc.department | Lisansüstü Eğitim Enstitüsü | en_US |
| dc.description.abstract | Günümüzde veri güvenliği git gide önem kazanmaktadır. Bundan dolayı, güvenli bilgi iletimi ve kullanımı için özel işlemcilerin tasarımı çok önemli olmaktadır. Bu nedenle bu çalışmada, FPGA ile RISC-V tabanlı 32-bit kripto işlemci tasarımına odaklanılmıştır. İşlemci en uygun şekilde optimize edilmeye çalışılmıştır. İşlemcinin ana özellikleri arasında, Two-Way Associative veri önbelleği ile Direct-Mapped Cache buyruk önbelleği bulunmaktadır. İşlemcimiz bilgi güvenliği gerektiren uygulamalarda kullanılmak üzere tasarlanmıştır. Veriler arasında şifreleme yapmak için önbellek ve ana hafıza arasına 8-bitlik S-box’lar yerleştirilmiştir. Bu S-box’larda, ana hafızadan gelen şifreli veriler çözülerek işlemci çekirdeğinin anlayacağı dile dönüştürülüp işlenmesi için çekirdeğe gönderilmektedir. RISCOF ortamından geçerek bütün buyrukların doğru çalıştığı ispatlanmıştır. İşlemciye, UART, SPI ve PWM gibi çevre birimleri eklenmiştir. Bu çevre birimlerinin herhangi bir haberleşme ve sinyal üretimi sırasında faydalı olacağı düşünülmektedir. Tasarlanan işlemci, herhangi bir elektronik sistemle veya bilgisayarla haberleşebilmesi için SPI ve UART protokolleri ile desteklenmiştir. Motor kontrolü gibi uygulamalarda kullanmak üzere PWM modülü de işlemcimize eklenmiştir. | en_US |
| dc.description.abstract | Today, data security is becoming increasingly important. Therefore, the design of specialized processors for secure information transmission and use is very important. Therefore, this study focuses on the design of a RISC-V based 32-bit crypto processor with FPGA. The processor is optimized in an optimal way. The main features of the processor include Two-Way Associative data cache and Direct-Mapped Cache instruction cache. Our processor is designed to be used in applications that require information security. To encrypt data, 8-bit S-boxes are placed between the cache and main memory. In these S-boxes, encrypted data from the main memory is decrypted and converted into a language that the processor core understands and sent to the core for processing. All commands have been proven to work correctly by passing through the RISCOF environment. Peripherals such as UART, SPI and PWM were added to the processor. It is thought that these peripherals will be useful during any communication and signal generation. The designed processor is supported with SPI and UART protocols to communicate with any electronic system or computer. PWM module has also been added to our processor to be used in applications such as motor control." | en_US] |
| dc.identifier.uri | https://hdl.handle.net/20.500.14619/3505 | |
| dc.identifier.yoktezid | N/A | en_US |
| dc.language.iso | tr | en_US |
| dc.relation.publicationcategory | Tez | en_US |
| dc.rights | info:eu-repo/semantics/openAccess | en_US |
| dc.subject | İşlemci | en_US |
| dc.subject | Kripto | en_US |
| dc.subject | RISC-V Mimarisi | en_US |
| dc.subject | Buyruklar | en_US |
| dc.subject | Verilog | en_US |
| dc.subject | FPGA | en_US |
| dc.subject | Çevre Birimleri. | en_US |
| dc.subject | Processor | en_US |
| dc.subject | Crypto | en_US |
| dc.subject | RISC-V Architecture | en_US |
| dc.subject | Instructions | en_US |
| dc.subject | Verilog | en_US |
| dc.subject | FPGA | en_US |
| dc.subject | Peripherals. | en_US |
| dc.title | FPGA İLE RISC-V TABANLI 32-BİT KRİPTO İŞLEMCİ TASARIMI | en_US |
| dc.title.alternative | RISC-V BASED 32-BIT CRYPTO PROCESSOR DESIGN WITH FPGA | en_US |
| dc.type | Master Thesis | en_US |
